经典案例：为何屏蔽层接地测试就fail？
来源：本站 时间：2022/4/14 9:18:22 次数：
问题描述：
某产品的存在电源线和信号线，信号线是屏蔽电缆，按下图1所示的布置和连接进行4Kv的EFT/B测试时，发现测试无法通过。测试现象表明是产品中的扩展模块部分的电路出现的异常，然而，测试时如果将信号线屏蔽电缆的屏蔽层接地断开，测试且可以通过。
图1 产品EFT/B测试布置示意图
原因分析：
基于EFT/B测试的原理，对产品中的扩展模块进行EFT/B测试时的干扰电流分析，形成扩展模块PCB干扰电流分析图如图2所示。虽然，该产品的电源端口进行了接地处理，但是接地总不是理想的0欧姆阻抗接地，因此，EFT/B干扰电流除了会通过产品中的接地端子流入参考接地板之外，还会有电流流过PCB板流向信号电缆，并通过信号电缆屏蔽的接地线流入参考接地板。 正是因为有电流流过了PCB板，导致PCB板中的电流出现干扰而异常。
图2 扩展模块PCB干扰电流分析图
当信号线屏蔽层的接地线断开时，信号电缆对地的阻抗主要由信号电缆与参考接地板之间的寄生电容（即图3中的Cp）所形成，阻抗变大，因此，流过PCB的干扰电流也会变小，最终导致测试通过。
图* 信号线屏蔽电缆接地断开后的干扰电流分析图
处理措施：
由于产品需要在信号电缆屏蔽层接地时通过EFT/B测试，因此，在没有其它额外可以改变流过PCB板电流的措施条件下，只能分析PCB板的设计，以提高PCB板中电路的抗干扰电流能力。据分析，当干扰电流流过PCB板时，对PCB内部电路造成干扰的主要机理是PCB板中的地阻抗过高而导致的公共阻抗耦合的影响。共模干扰电流经过信号输入接口电路时的干扰分析原理图如图**所示。因此，在无法改变PCB地阻抗的情况下，可对地阻抗较高区域的信号线进行滤波处理，以消除低地阻抗过高而导致的公共阻抗引起的干扰电平。具体措施是在下图4中的光耦器件信号输入端口并联1nf滤波电容。
图4 共模干扰电流经过信号输入接口电路时的干扰分析原理图
思考与启示：
1)接地点的位置是决定共模干扰电流的流向重要因素;
2)如果接地点选择在产品对于被测试I/O端口的远端,那将不利于这个产品的EMC；
3)不需要进行EMC测试的I/O端口,只要其对参考接地板存在容性耦合或该端口接地,那么端口的信号也需要进行滤波处理。
上一条：EMC风险评估技术机理简介
下一条：EMC风险评估技术工程意义
备案号：鲁ICP备09072511号-2